Chiplet Summit｜Chiplet时代芯启源的探索之路

视频入口：点此下载观看

　　24日，为期三天的全球首届Chiplet峰会(Chiplet Summit)在美国硅谷召开。芯启源受邀参加此次峰会，进行了精彩的主旨演讲及专家研讨会，和与会专家共同展望Chiplet时代的半导体产业趋势及挑战。

　　英特尔代工服务事业部(Intel Foundry Services)、开放计算项目(Open Compute Project)、应用材料公司(Applied Materials)等国际知名企业、项目及联盟的创始人和工程师出席本次峰会。

　　Chiplet仿真面临的挑战

　　Chiplet使系统扩展超越了摩尔定律的限制。然而，进一步的缩放给硅前验证带来了巨大的挑战。24日，芯启源EDA研发副总裁Mike Shei，工程及新产品副总裁Mike Li作了主题为 "Incubating Chiplet - Challenges and Solution of New Emulators"的主旨演讲，并将讨论主题带入次日的"Next Great Breakthrough in Chiplets"专家研讨会。

　　挑战1 - 性能和功能

　　传统仿真器因集中式 routing and clocking，随着设计规模增加，性能呈指数级下降，Chiplet技术在增加系统复杂性的同时加剧了这一挑战;

　　客户实时操作系统、人工智能、视频解码仿真中，为提高性能，不得不放弃仿真器提供的调试功能。

　　挑战 2 - 超大设计规模

　　小chiplet组成了大芯片系统，总设计规模高达500亿个晶体管，对仿真加速器的可扩展规模及FPGA 利用率提出了更高要求;

　　速度为10s, 100s of Tbps的多种chiplet 接口。

　　挑战 3 - 工程效率

　　合理的编译时间和运行时间，与软件IDE处于同一数量级;

　　全局可见性和可控性，内置专用逻辑分析仪，触发器，断言，以精确定位波形，用于跨团队调试;

　　挑战 4 - 多个Chiplet Vendor的生态系统

　　虚拟集成来自多个供应商的异构chiplet设计，并在一个开放和安全的平台上验证它们。

　　每个chiplet设计都需要有便携性，且可定义需探测的信号。

　　芯启源Chiplet集成平台-MimicPro系列解决方案

　　应对 1 ：

　　MimicPro分布式routing and clocking设计

　　MimicPro的分布式路由和多用户时钟在跨FPGA设计中可以保持较高运行频率;

　　Chiplet级别的预编译提高了编译效率及运行频率。

　　应对2 ：MimicPro高度可扩展架构

　　分布式routing，无系统瓶颈，性能更高;

　　光纤端口可实现M32 系统之间的跨机柜高速互联;

　　控制逻辑不消耗FPGA 资源，大规模设计中实际FPGA利用率70%+。

　　应对3 ：MimicPro丰富的调试功能

　　提供真正的HW Trigger-精确定位问题的数量级较小的波形，波形文件Size MB vs GB;每张Solo卡搭配16GB DDR，丰富的调试/探针功能带来高的工程效率;

　　多周期序列捕获-能够捕捉精确的快照，以评估事件的动态流;

　　从序列验证到断言加速-完全加速的DV环境。

　　应对4 ：MimicPro提供中立安全的验证平台

　　RTDB包括bit stream & signaling, 硬件配置, 探针等信息;

　　RunTime 信息可以修改，重新映射，删除/过滤，以确保定义的调试范围;

　　信号披露程度完全由chiplet供应商定义。

　　芯启源新一代仿真加速器通过领先业内的性能、高度可扩展性来推动创新，以实现软件/硬件协同设计，并提高跨团队验证效率;在现场，芯启源展示了MimicPro作为便携式和安全的Chiplet集成平台如何促进Chiplet生态系统合作。

　　芯启源工程及新产品副总裁 Mike Li

　　芯启源在Chiplet仿真方面的性能、可扩展性、工程效率、生态系统开放性和安全性方面的愿景在观众中引起了强烈的共鸣。

　　随后在演讲结束时，半导体研究公司Semiconductor Research Corporation(SRC)科学总监Marcus Pan将芯启源的信息带回了超级小组讨论。他提到，“我们很高兴今天来自中国的芯启源指出Chiplet生态系统的开放性和安全性之间的挑战。芯启源在他们的DPU Chiplet项目中应用了Mimicro系列解决方案。”

　　目前，芯启源MimicPro团队已申请过国内发明18件，授权13件;申请PCT发明5件;软件著作权6件。

视频入口